先进的包装提高了晶圆测试的标准

先进的封装提高了晶圆测试的标准

随着公司探索先进的封装技术，他们的研究导致他们寻找具有成本效益的测试解决方案，以实现大批量生产。 FormFactor是唯一提供解决方案以帮助客户在系统集成的每个阶段验证芯片性能和成品率的测试和测量公司

Play Video

[geoip_detect2_show_if country="CN"]
高级封装提升晶圆测试门槛

[/geoip_detect2_show_if]

[geoip_detect2_show_if country="CN"]
高带宽内存的测试挑战

[/geoip_detect2_show_if]

[geoip_detect2_show_if country="CN"]
尺度与密度 -- 先进封装技术的探测精度

[/geoip_detect2_show_if]

[geoip_detect2_show_if country="CN"]
机械和温度探测的挑战

[/geoip_detect2_show_if]

FormFactor可帮助客户降低总体制造成本，并使他们在此新流程的每个阶段都获得更多的情报和知识；帮助他们针对从实验室到晶圆厂的测试策略做出重要决策。

Altius™-用于先进封装技术的垂直MEMS探针卡

SmartMatrix™-高带宽存储器的全晶圆接触测试

MICROPROF®AP-用于先进封装的灵活的多传感器计量工具

摩尔定律优势的不断减少为3D，异构设计选择开辟了道路

过去，晶圆级测试在半导体器件生产中的作用相对简单。但现在已经出现了创新技术，这些技术允许将多个芯片集成到单片系统中，从而满足对高端应用中对具有成本效益的性能的无止尽的要求。数据中心，人工智能，自动驾驶汽车和超逼真的图形都需要空前的处理能力，而此时摩尔定律本身已无法保证过去价格/性能的提高。

一套创新的解决方案可满足这些处理需求，其形式为先进的封装技术，可实现独立于芯片的尺寸缩放和性能提升功能。一些已经投入生产，而另一些正在积极开发中。高带宽内存（HBM）使用DRAM内存的3D垂直堆栈将Nividia的图形处理芯片驱动到前所未有的水平。苹果和TMSC目前采用的扇出晶圆级封装（FOWLP）既节省了功耗，又在便携式设备中占用了较小的空间。在不久的将来，异构集成（HI）技术（例如英特尔的系统级封装（SiP））允许将来自不同晶片的一系列芯片集成到具有极高互连密度的单个系统基板上。

为了具有成本效益，所有这些包装范例都需要高度优化和精确的制造工艺。在多芯片系统中，单个芯片或集成层中的单个缺陷的成本很高。结果，晶圆级测试现在扩展到生产过程的多个阶段，使FormFactor成为先进封装技术开发的主要参与者。我们的测试和测量解决方案在确保质量和将制造成本保持在客户的可接受范围内发挥着至关重要的作用。

测试高带宽内存带来前所未有的复杂性

高带宽存储器（HBM）就是一个很好的例子，它展示了晶圆级测试在整个生产流程中的作用是如何不断发展的。图1显示了完全组装的系统结构。四个DRAM内核的堆栈与逻辑层集成在一起，该逻辑层提供了到整个系统的接口，包括到GPU的高带宽连接。大量的硅穿孔（TSV）通过微凸点相连，形成通过堆栈的垂直路径。底层中介层将堆叠的组件整合到一个系统中。

图1

advanced-pkg-hbm-dram-components-figure3

图2

图2显示了各种HBM组件在生产和测试期间如何组合在一起。带有TSV的DRAM内存芯片以常规的基于晶圆的方式制造并进行测试。接下来，添加微型凸块，这些凸块将在堆叠的层之间形成基础连接，然后将晶片切成单个芯片。逻辑层是在带有微凸块的单独晶片上制造的，并且保持完整无缺以形成堆叠的基础。一旦完成堆叠，就可以通过逻辑芯片裸露出来的一面已经封装堆叠好的微凸块对芯片进行测试。最后，对这些完全集成的晶圆进行切割堆叠，然后进行全速验证测试。

显然，晶圆级测试在此过程中扮演着至关重要的角色。早期，它可以筛选出有缺陷的DRAM和逻辑芯片，因此它们不会经历复杂且昂贵的堆叠阶段。堆叠后晶圆的进一步测试可确保已完成的堆叠在切割成独立组件之前具有完整的功能。

多级晶圆测试面临的挑战因微凸点的密集排列而变得更加复杂，这些微凸点在堆叠中各层之间形成了TSV互连（图3）。将近4000个微凸点聚集到紧密堆积的阵列中，这些阵列构成了数据路径，电源和地。大多数都只有25μm的直径和45μm的间距，这要求在机械和电气方面都具有高精度的测试解决方案。

图3

满足机械，热和电气参数，同时控制成本

在机械方面，探针头必须在极端的温度和测试频率与及直径仅为25μm的微型凸点精确接触。在电气方面，随着测试速度超过3Gb / s，阻抗控制变得至关重要，以最大程度地减少电压反射和串扰。要以这种规模进行操作，直径小于50μm（小于人的头发）的探针必须承载一安培的电流，这意味着大量的散热，同时还要避免任何会损害探测精度的变形。

FormFactor完全了解这些挑战，这些挑战不仅适用于HBM，而且适用于多种先进封装解决方案，例如Intel的Foveros和TSMC的Integrated Fanout等。通过与IC制造商和ATE供应商的持续合作，我们已经在解决方案方面取得了进步，这些解决方案与先进封装的快速发展保持同步。例如，我们在探针卡中部署了复合金属MEMS探针（有时在探针卡上采用混合匹配结合MEMS设计），以提供精密调整的探针间距，高载流能力和降低的电源阻抗。

同时，我们完全意识到需要提供在快速变化的制造/测试环境中仍在经济上可行的解决方案的客户需求。一个很好的例子是FormFactor在先进封装中已知的好的芯片测试（KGD）的角色。将每个子组件测试到KGD的程度是有意义的，但是当单个组件进入集成阶段时，情况变得更加复杂。

以HBM为例：由于将DRAM的每一层都添加到堆栈中，因此每次添加新层来完全测试整个堆栈是相对昂贵的过程。拒绝测试的成本随着堆栈层数的增加而增加。在某些时候，测试成本超过了芯片系统完成堆叠后增加的价值。

在FormFactor，我们提供灵活的测试选项，以实现测试成本和测试效果之间的最佳平衡。为了全面覆盖KGD测试流程，我们的Altius™探针卡支持45μm栅格阵列间距微凸点的测试和> 3Gb / s的全速验证。为了获得更成熟的测试流程及有限测试带来的可接受的风险，我们还提供业界产出效率最高的探针卡SmartMatrix™产品，以大幅降低每个芯片的测试成本。 SmartMatrix™由基于AI的MEMS探针组件制造，可以同时测试整个300mm晶圆

多传感器计量系统提供额外的测量功能

FormFactor通过对我们技术的进一步创新，解决了这一挑战的一个方面。在许多情况下，裸片的3D堆叠涉及硅通孔，硅通孔穿透裸片的整个厚度以提供与堆叠中下一个裸片的连接。每个TSV的完整性对于成功集成至关重要，但是其极小的尺寸使其难以验证，在某些情况下，其沟槽宽度小于1μm。为了应对测试，FormFactor的FRT子公司的MicroProf®AP多传感器计量系统可以精确测量这些参数，而无需物理接触。